2007-01-01から1年間の記事一覧

2007年12月26日、Windowsベースのアナログ/ミックスドシグナル設計向けEDAツールを手掛ける、米Tanner EDAは、米Tiburon Design AutomationからVerilog-A シミュレーション モジュールのライセンス供給を受けたことを発表した。プレスリリース

Tannerによると、Tiburonから提供されるVerilog-Aコンパイラ(Verilog-A シミュレーション モジュール)は、同社の回路シミュレータ「T-Spice」にバンドルされ、Verilog-A対応のアナログ回路シミュレータとして製品化される予定で、新製品「HiPer Simulation…

米Aldec、HDLシミュレータ「Active-HDL」をバージョンアップ〜マルチスレッドコンパイル機能の追加でコンパイル時間を最大1/3に

2007年12月20日、論理シミュレータを中心に各種ASIC/FPGA設計ツールを手掛ける米Aldec社は、論理シミュレータ「Active-HDL」の最新バージョン「Active-HDL 7.3」のリリースを発表した。プレスリリース「Active-HDL」は、FPGA設計を主なターゲットとした論理…

2007年12月19日、マグマは、プロセッサ大手の米AMD社がアナログIP向けの回路シミュレータとして、マグマの「FineSim SPICE」を採用したことを発表した。プレスリリース

マグマの発表によると、AMDは製品の早期市場投入を目指しパフォーマンスに限界を感じていた回路シミュレータの見直しを検討。マグマの「FineSim SPICE」を評価したところ、優れた精度を維持しながら既存の回路シミュレータよりも15倍高速にシミュレーション…

アルテラ、65nmFPGA「Cyclone III」ファミリの全8製品を量産出荷

2007年12月18日、アルテラは、低消費電力・低コストの65nmFPGA「Cyclone III」ファミリの全8製品が量産出荷されたことを発表した。プレスリリース「Cyclone III」は、業界唯一の65nm低コストFPGAファミリとして、競合FPGAよりも75%低い消費電力を実現。全8…

メンターのFPGA向け論理合成「Precision Synthesis」とザイリンクスISEの「SmartGuideテクノロジ」の組み合わせで設計工数を7割削減

2007年12月18日、メンター・グラフィックスは、同社のFPGA向け論理合成ツール「Precision Synthesis」とザイリンクスのインプリメント環境「ISE」の「SmartGuideテクノロジ」の組み合わせによって、設計工数を大幅に短縮できる事を発表した。プレスリリース…

2007年12月18日、米ガートナーは、、2007年の世界半導体市場の売り上げが前年比2.9%増の2703億ドルになるとの見通しを発表した。プレスリリース

発表によると、売上トップ10に入った日本企業は、東芝(3位)、ルネサステクノロジ(8位)、NECエレクトロニクス(10位)の3社。東芝は、NAND型フラッシュ・メモリ、携帯電話向けCMOSイメージ・センサ、液晶テレビ、ゲーム機器や次世代DVDなどデジタル民生機…

2007年12月17日、オープンソフトの開発を手掛ける米ReyesSoft社は、オープンソースEDAツールのパッケージ「OpenEDA Toolkit 1.0」を発表した。関連ページ(英文)

ReyesSoftによると「OpenEDA Toolkit 1.0」は、Web上で配布されている各種オープンソースのEDAツールをUNIXに移植したもので、SOLARIS (SPARC and x86)、 Apple OS X 10.4 (PPC and Intel)、 HP-UX 11i、 Cygwin、LinuxといったOSをサポート。フロントエンド…

ルネサス、携帯電話用SoC「SH-Mobile G3」の最終検証で仏EVEのエミュレータ「ZeBu-XL」を活用〜次回は20Mゲートクラスのデザイン全体を検証予定

2007年11月16日、ルネサステクノロジは、みなとみらいのホテルで開催された仏EVE社のセミナーにて、携帯電話用SoC「SH-Mobile G3」の開発における、EVE社製エミュレータの活用事例を紹介した。事例を発表したルネサスの服部俊洋氏(ルネサステクノロジ シス…

2007年12月17日、フォーマル検証ツールを手掛ける米Averant社と仏AerieLogic社は、両社の技術提携による製品の統合を発表した。プレスリリース(英文)

発表によると今回の技術提携によって、Averantのフォーマル検証ツール「Solidify」がAerieLogicの提供しているプロトコル・チェック用の検証IP「Formal-VIP」をサポート。両社製品のユーザーは、「Formal-VIP」と「Solidify」を用いてより容易かつ効率的に静…

マグマ、歩留まり管理ツール「Kinitghts YeildManager」に新機能追加〜インライン・ウェハ検査のサンプリングを自動化

2007年12月11日、マグマは、歩留まり管理ツール「Kinitghts YeildManager」に新しいオプション機能「Knights Smart Sampling」を追加した事を発表した。プレスリリース発表された新機能「Knights Smart Sampling」は、半導体製造におけるインライン・ウェハ…

2007年12月13日、SystemCの検証環境を手掛ける、米JEDA Technologies社は、新製品となるSystemCデザインのコードカバレッジツール「NSCvCC」を発表した。プレスリリース(英文)

「NSCvCC」は、JEDAのSystemC検証用のクラスライブラリ「NSCv」上に構成されるコードカバレッジツールで、既存のSystemC/C++検証環境に実装することで、SystemC/C/C++モデルのコードの活性化を確認することができる。機能としては、コンディション/ディシジ…

NEC情報システムズがPCB上のパワーインテグリティを改善する新ツール「PIStream」を発表

2007年12月13日、NEC情報システムズは、PCB上のパワーインテグリティ改善を支援する新ツール「PIStream」を発表した。「PIStream」は、電源ノイズの抑制用にPCB上に配置される「キャパシタ」の最適な位置や個数を設計段階で解析するツールで、ターゲットイン…

2007年12月10日、次世代インプリメントツール「Aprisa」を手掛ける米ATopTechは、ブロードバンド通信向けチップの大手Broadcom社との大型契約を発表した。プレスリリース(英文)

ATop Techによると、今回のBroadcomとの契約は年数百万ドルの複数年契約で、この契約に基づきBroadcomはATopの配置配線ツール「Aprisa」を65nm以下の先端チップのレイアウトで利用する予定。尚、Broadcomでは既に「Aprisa」を用いてデザインをテープアウトし…

2007年12月11日、有限要素法解析ツールを手掛ける米ANSYS社と図研は、両社の協業による製品の連携を発表した。プレスリリース

具体的には、図研のプリント基板設計環境「CR-5000」及び「Board Modeler」とANSYSのシミュレーション環境「ANSYS Workbench」が連携。「CR-5000」で作成したプリント基板のデータを部品や配線も含めて「Board Modeler」で3次元モデル化し、「ANSYS Workbenc…

2007年12月5日、フォーマル検証ツールを手掛ける、米Jasper Design Automation社は、SoC設計におけるIPの運用促進を目的にEDAツールやIPの統合規格の標準化を進めている「SPIRITコンソーシアム」への加盟を発表した。

※SPIRIT:Structure for Packaging,Integrating and Re-using IP within Tool flows プレスリリース(英文)「SPIRITコンソーシアム」は、メンター・グラフィックス、フィリップス、アーム、STマイクロエレクトロニクス等によって設立されたIP統合規格の国…

独OneSpin Solutions、FPGA向けのシーケンシャル等価性検証ツール「360 EC-FPGA」をリリース

2007年12月10日、フォーマル検証ツールを手掛けるOneSpin Solutions社は、FPGAの合成結果の検証に特化したシーケンシャル等価性検証ツール「360 EC-FPGA」のリリースを発表した。プレスリリース新製品「360 EC-FPGA」は、OneSpinの既存製品「360 EC-ASIC」を…

ケイデンスとARMが新たに2つのリファレンス・メソドロジを発表〜マルチコア向けと低消費電力設計向け

2007年12月10日、ケイデンスとARMは、両社で共同開発した2つの新しいインプリメンテーション・リファレンス・メソドロジを発表した。プレスリリース今回発表されたリファレンス・メソドロジは、ARMのマルチコア・プロセッサ「ARM11 MPCore」と、低消費電力化…

2007年12月10日、動作合成ツールを核としたC言語ベースの統合設計環境を手掛けるNECシステムテクノロジーは、日立製作所中央研究所が同社の「CyberWorkBench」を採用したことを発表した。プレスリリース

発表によると「CyberWorkBench」を採用したのは日立製作所中央研究所の中の「組込みシステム基盤研究所」で、「CyberWorkBench」を利用することでアルゴリズム開発やシステムLSIで利用する機能IP開発のTAT短縮を目指すという。「CyberWorkBench」は、NE…

英System Crafter社の動作合成ツールが新たにVerilog-RTLの出力をサポート

2007年11月30日、SystemCからの動作合成ツールを手掛ける英SystemCrafter社は、同社の合成ツール「System Crafter SC」バージョンアップを発表した。プレスリリース「System Crafter SC」は、XilinxのFPGAをターゲットとするSystemCからの動作合成ツールで、…

ケイデンスの「Encounter Timing System」、リリース後1年間で顧客数が100社に到達

2007年12月4日、ケイデンスは、同社のタイミング・サインオフ・ソリューション「Encounter Timing System」が発売後1年間で顧客数が100に到達した事を発表した。プレスリリース(英文)「Encounter Timing System」は、シグナル・インテグリティ解析、スタテ…

2007年12月4日、システムレベル記述言語「SystemC」の普及・支援団体であるOSCI(Open SystemC Initiative)は、SystemC TLM 2.0「Draft2」のリリース計画を発表した。プレスリリース(英文)

SystemC TLM 2.0は、SystemCトランザクションレベルモデルのインターオペラビリティと再利用性の向上を目指し策定が進められている標準仕様で、現在「public review」期間としてドラフト第2版(Draft2)に対するユーザーのフィードバックを得るための「TLM-2…

ケイデンス、機能検証プラットフォーム「Incisive」に数々の新技術を追加

2007年12月3日、ケイデンスは、新たに開発した機能検証用の「aspect-oriented generationエンジン」をはじめとする、機能検証プラットフォーム「Incisive」への新技術の追加を発表した。プレスリリースケイデンスによると、新しい「aspect-oriented generati…

東芝情報システム、メンターの動作合成ツール「Catapult C Synthesis」を採用〜固有値分解のアルゴリズムを合成

2007年12月4日、 メンター・グラフィックスは、東芝情報システムが同社の動作合成ツール「Catapult C Synthesis」を次世代ASICの開発用として採用したことを発表した。プレスリリース発表によると東芝情報システムは、オーディオ、通信、画像処理といったア…

2007年12月3日、電気的なYelid最適化ならびにホットスポット解析を行うDFMツールを手掛ける米Blaze DFMは、アジア、ヨーロッパにおける同社営業体制の強化を相次いで発表した。

プレスリリース: http://www.blaze-dfm.com/news/Press_releases/release21.html http://www.blaze-dfm.com/news/Press_releases/release22.html http://www.blaze-dfm.com/news/Press_releases/release23.html(全て英文)発表によるとBlazeは、以前 Avant…

米Novas、ユーザー向けにオンライン・コミュニティを開設

2007年12月3日、デザインのデバッグにフォーカスしたソリューションを提供する米Novas Software社は、ユーザー向けに「Novas online community discussion forums」を開設した事を発表した。プレスリリース(英文)発表されたフォーラムは、デバッグノウハウ…

米eSilicon、65nm設計向けにマグマのDFMツール「Blast Yield TX」を採用

2007年12月3日、カスタムICのファブレスメーカー大手の米eSilicon社は、65nm設計向けにマグマのDFMツール「Blast Yield TX」を採用した事を発表した。eSiliconは、元々マグマのインプリメンテーションツールをベースに設計フローを構築しており、今回65nmプ…

2007年11月30日、メンター・グラフィックスは、独Siemens社、IT Solutions and Services PSE部門の設計サービスチームがメンターの検証プラットフォーム「Questa」と検証メソドロジ「AVM」を採用した事を発表した。プレスリリース(英文)

メンターの発表によるとSiemensは、SystemVerilogを用いた制約付きランダム検証、アサーション検証、機能カバレッジの実現に向けて「Questa」と「AVM」を採用。「AVM」とメンターの検証チームの協力によって、テストベンチの自動生成と再利用を可能とする新…

2007年11月29日、メンター・グラフィックスは、2008会計年度第3四半期(2007年8月〜10月)の売上を報告した。

発表によると、メンターの2007年8〜11月の売上は前年比約2.2%減の1億8630万ドル(約206億円)。純損益が915万ドル(約10億円)という結果に終わった。※GAAP基準による会計結果メンターによると今四半期は、新製品が好調で配置配線ツール「Olympus-SoC」、エ…

eASICとテンシリカがパートナーシップを発表〜ダイヤモンド・プロセッサをストラクチャードASICで提供

2007年11月24日、コンフィギュラブル・プロセッサを中心としたプロセッサ・コアを手掛ける米テンシリカとストラクチャードASICを手掛ける米eASICは、SoC開発の低コスト化を実現する両社のパートナーシップを発表した。プレスリリース今回発表されたパートナ…

NECエレクトロニクス、子会社6社を3社に統合して生産拠点を再編

2007年11月28日、NECエレクトロニクスは同社の事業体制の再編を発表した。プレスリリース発表によるとNECエレは、2009年3月を目途にNECの相模原事業場内の300mm工程ラインの生産活動を停止し、その設備をNEC山形の敷地内に新設する山形事業場に移管。また、2…