2008年4月15日、ケイデンスは、同社の「Cadence QRC Extraction」と「Virtuoso Passive Component Designer」が、TSMC社の65ナノメーター向けプロセス・デザイン・キット(PDK)用に認定されたと発表した。

プレスリリース：http://www.cadence.co.jp/news/H20-4-15.html

「Cadence QRC Extraction」は、寄生インダクタンスとサブストレート抽出を行うツールで、「Virtuoso Passive Component Designer」は、インダクタの合成、解析、およびモデリングを行う新製品。この両製品は、RFの重要課題に対応するためのソリューションで、今回、90nm/65nmプロセス・テクノロジをターゲットとした、TSMCの新しい「Electromagnetic Tool Qualification Program」の一部として認定された。この認定プログラムは、高速デジタル・クロック回路と高周波のミックスシグナルRF設計フロー向けに、より高い電磁場解析の精度を保証するという。

Design Wave MAGAZINE (デザイン ウェーブ マガジン) 2008年 05月号 [雑誌]

尚、TSMCの65ナノメーター用PDKは、「Virtuoso Passive Component Designer」によって検証された高精度なスケーラブルなインダクタとトランスのモデルが含まれており、PDKインダクタの限定的なセットに制限を受けることはない。また、RF設計者は、TSMC PDKが提供するスケーラブルなパラメータ化されたセルを使用し、「Passive Component Designer」内で独自のインダクタやトランスを構築できるほか、「QRC Extraction」での解析向けにルール・ファイルからDRC、LVSクリーンなコンポーネントを合成することが可能。バイアス、浸食、メタル・フィルやおよびスロッティング等の65ナノメーター・プロセスによる影響に対応している。

※日本ケイデンス・デザイン・システムズ社
※TSMC
※記事提供：EDA Express