検証環境の信頼性をチェックするという、EDAの世界では新しい切り口のツールで注目を集めている米Certess社。明日からのEDSFair2008出展（エッチ・ディー・ラボ社ブース）の前に同社CEOのMichel Courtoy氏、CTOのMark Hampton氏に話を聞いた。

Mark Hampton氏によると、Certessの検証環境評価ツール「Certitude」は、「PDCAサイクル」と呼ばれる製造業における品質管理マジメントサイクル（Plan：計画、Do：実施、Check：評価、Act：改善）をベースに、「品質管理を行うためには測定手段が必要」という考えに基づいて開発されたツールで、元々はCertess社が提供していた検証コンサルティングサービスに利用する内製ツールとして作られたとの事。

「Certitude」の新しい点は、デザインを直接検証する訳ではなく、「Functional qualification」という手法を用いて、検証環境の信頼性そのものを客観的に評価するという点で、Certessの手法を追うように同種のEDAツールを開発し始めたEDAベンダも出てきてはいるが、現状は業界に一つしか存在しないツールであるという。

ツールの利用方法について聞いたところ、「Certitude」を使うにあたって用意するものは、HDLシミュレータ（市販シミュレータをサポート）、対象デザイン（格納先ディレクトリを指示）、コンパイルスクリプト、テストベンチの4つで、対象デザインを静的に解析した上でシミュレーターを走らせレグレッションに必要な情報を収集（シミュレータとCertitudeはAPIで接続）し、意図的にバグを埋め込みその検証環境/テストベンチでバグを検出可能かどうか確認する。この手法は「ミューテーション解析」と呼ばれる、ソフトウェアの世界では30年来利用されている技術を応用したもので、結果としてデザインの非活性部分に潜むバグを減らし、検証品質を向上できるようになる。

尚、ツールの評価自体は非常に短い工数で可能で、実際のチップデータを用いた評価でも1週間もあれば十分という事で、顧客の中には１日で評価を完了したというケースも幾つかあるという話だった。

CEOのMichel Courtoy氏に聞いたところ、日本でも既に評価を終えて「Certitude」の有用性を確認した企業が複数あるらしく、日本での導入事例の発表も遠くはないとの事。海外では既にSTマイクロ、CiSCO、HP、TI、Juniper Networksなど大手が「Certitude」を採用しており、日本企業にも評価でその性能を確認し、是非設計の現場で広く活用して欲しいと語っていた。

ちなみにCertessは、昨年末にベルギーのベンチャーキャピタル「QUEST FOR GROWTH」から100万ドルの資金を調達しており、営業、マーケティング活動に力を注ぐとしている。

※画像は「Certitude」のGUI画面。

ベリフィケーション・メソドロジ・マニュアル―SystemVerilogでLSI機能検証プロセスを徹底改善 (Design Wave Advanceシリーズ)

※「Certitude」に関する詳細は、日本代理店の株式会社エッチ・ディー・ラボにお問い合わせ下さい。
※Certess社
※記事提供：EDA Express