富士通が標準ASICデザインキットにメンターの動作合成ツール「Catapult C Synthesis」を採用〜富士ゼロックスは次世代プリンタ向けSoCのテープアウトに成功

2008年1月22日、メンター・グラフィックスは、同社の動作合成ツール「Catapult C Synthesis」を富士通が標準ASICデザインキットに採用したことを発表した。プレスリリース

メンターの発表によると、富士通は「Catapult C Synthesis」の採用に伴い、標準ASICデザインキットとして「Catapult C Synthesis」のライブラリを提供しており、早くも富士通ASICの顧客である富士ゼロックスが同ライブラリを用いて、複雑な画像処理アルゴリズムを含む次世代プリンタ複合機向けSoCのテープアウトに成功。「Catapult C Synthesis」は、既に最新の設計プロジェクトに適用されており、うち2件がここ数ヶ月でテープアウトに成功しているという。

富士通が特定の動作合成ツールのライブラリをデザインキットとして提供するのは今回が初。画像処理や信号処理のアルゴリズムを動作合成でインプリメントするという手法が一般的になりつつある中で、今回の富士通の「Catapult C Synthesis」の採用は、顧客となるセットメーカー側のニーズも大きく作用していると思われる。

SystemCを使ったハードウェア設計―システム・レベル・モデリングからビヘイビア合成まで (Design Wave Advance)

※「Catapult C Synthesis」に関する詳細は、メンター・グラフィックス・ジャパン株式会社にお問い合わせ下さい。
※富士通株式会社
※富士ゼロックス株式会社