STマイクロ、メンターの配置配線ツール「Olympus-SoC」を使って80nm1200万ゲートのSTBチップを3ヶ月でテープアウト

2007年11月27日、メンター・グラフィックスは、STMicroelectronicsが同社の配置配線ツール「Olympus-SoC」で80nmプロセス、1200万ゲートのSTBチップをテープアウトした事を発表した。プレスリリース（英文）

メンターの「Olympus-SoC」は、今年6月のSierra Design Automation社の買収によって獲得したリソグラフィ考慮の詳細配置配線ツールで、Netlistから配置配線後のGDS-II出力までを一括処理。OPCシミュレーションを必要とせずにタイミングを悪化させる事無くリソグラフィ向けの修正を行うことが可能で、マルチコーナー/マルチモードSI解析機能は、解析エンジンを複数回まわす事無くワンショットで全てのコーナー/モードを並列的に解析し短時間でデザインを最適化できる。

今回、STマイクロは、80nmプロセスを用いる6モード/4コーナー、12MゲートのSetTopBoxチップのレイアウトにて「Olympus-SoC」を適用。当初の計画通り僅か3ヶ月でデザインのテープアウトを完了した。ちなみにSTマイクロは、2006年にも当時Sierra製品だった「Olympus-SoC」を用いてSetTopBoxチップのレイアウトを行った事があり、その時は90nmプロセス、5モード/4コーナー、20Mゲートのデザインを4ヶ月以内で完了。3ヶ月というかなりタイトは今回のスケジュールは、過去の適用実績があったからこそのものと言える。

尚、「Olympus-SoC」は、メンターの「Calibre」製品群との連携によって、配線後のリソグラフィ・ホット・スポット修復やCMP/メタルの平坦化にも対応。各種最適化処理とルーティングを同時に処理することによって、短TAT化のみならずデザインの品質向上も実現している。

※「Olympus-SoC」に関する詳細は、メンター・グラフィックス・ジャパン株式会社までお問い合わせ下さい。
※STMicroelectronics
※記事提供：EDA Express