Breker verification、検証プランとテストケースの自動生成ツール「Trek」で検証工数を大幅に効率化

第44回DACに出展していた、Breker Verification Systems社のブースレポート。

Brekerは、2003年設立のEDAスタートアップで、製品の公開は今回のDACが初。ブースでは「Trek」というRTLの機能検証用テスト生成ツールを展示していた。

「Trek」は、検証対象回路のシーケンス図をグラフィカル入力する事で、その回路の検証プランを自動生成する事が可能。更に生成した検証プランからテストケースを生成できる。このテストケースを用いた検証は、自動生成した検証プランに対して100％のカバレッジを保証。手作業による検証環境の構築および検証作業を大幅に削減し、検証品質も向上できる。

実際にあるプロセッサ開発プロジェクトに「Trek」を用いたところ、SystemVerilogベースの環境で6ヶ月要した検証を僅か2週間で完了。コード量にして1/10以下のテストケースで、はるかに早くバグを発見する事が出来たと言う。

尚、「Trek」で生成されるテストケースは、Verilog、SystemVerilog、Vera、e、SystemCの環境で実行可能。基本的には、既存の検証環境の置き換えを狙うものではなく、既存の環境と組み合わせることで検証効率の改善を目指すというアプローチであるとの事。

日本に未だ代理店は存在していないが、既にワールドワイドで５〜６社の顧客を獲得しているという。

※Breker Verification Systems社
※写真はBreker Verification Systems社のブースの様子

※記事提供：EDA Express

SystemVerilogアサーション・ハンドブック