富士通九州ネットワークテクノロジーズがケイデンスのSystemVerilog検証ソリューションを採用

2007年5月29日、ケイデンスは、富士通九州ネットワークテクノロジーズ株式会社が「Cadence Incisive Plan-to-Closure Methodology」を採用したことを発表した。

同メソドロジは、SystemVerilogをベースとしたRTL検証のためのもので、富士通九州ネットワークテクノロジーズは、最新のMPEGデコーダモジュールの検証に適用。個々のモジュールからシステム全体にまで及ぶ検証能力によって、バグの早期発見に成功した。

「Plan-to-Closure Methodology」には、自動化されたFunctionalカバレッジ解析機能も備えられており、SystemVelirogをベースとしているため、既存のVerilog資産との融和性・再利用性も高く、検証プロセス全体の工数を半減できるという。

※「Cadence Incisive Plan-to-Closure Methodology」に関する詳細は、日本ケイデンス・デザイン・システムズ社にお問い合わせ下さい。

※富士通九州ネットワークテクノロジーズ株式会社

※記事提供：EDA Express