2008年4月23日、論理シミュレータ他、各種ASIC/FPGA設計ツールを手掛ける米Aldec社は、ASIC検証ソリューション「HES」の最新バージョン 2008.03 のリリースを発表した。プレスリリース：http://www.aldec.com/news/news_04_23_2008.htm（英文）Aldecの「HES…

プレスリリース：http://www.chipvision.com/press/2008-04-22.php（英文）「PowerOpt」は、昨年のDATEで発表された消費電力考慮の動作合成ツールで、SystemCまたはANSI-Cで書かれたビヘイビア記述から論理合成可能なRTL（Verilog）を自動生成可能。Cコード…