2008年5月12日、シノプシスは、検証手法の標準化の推進を目指し、業界に定着したVMMの包括的な資産、VMM標準ライブラリならびにVMMアプリケーションをEDA技術標準化団体のAccelleraに寄贈することを発表した。

※VMM：Verification Methodology for SystemVerilog

プレスリリース：http://www.synopsys.co.jp/pressrelease/2008/20080512.html

今回のシノプシスの発表は、先週Accelleraが発表した「Verification IP （VIP） Technical Subcommittee（TSC）」の立ち上げを受けてのもので、Accelleraの推進する検証手法の標準化活動を全面的に支援すると同時に、その主導権を握る狙いもある。

SystemVerilogをベースとした検証手法としては、シノプシスの「VMM」に対抗する形でケイデンスとメンターの共同開発した「OVM」が存在しているが、その普及度と実績では先行して世に送り出された「VMM」の方が上。現在は、ケイデンスとメンターが協力して巻き返しを目指しているが、Accelleraの標準化活動が「VMM」ベースとなると、検証ソリューションにおけるシノプシスの主導権は更に磐石なものとなる。

尚、シノプシスは、アナハイムで開催されるDesign Automation ConferenceにてVMMランチ・ミーティングを主催。同イベントでは、シノプシスとVMMユーザーが実践してきたVMMの拡張メソドロジが発表される予定となっている。
※http://www.synopsys.com/dacvmm/

※Accellera
※日本シノプシス株式会社
※記事提供：EDA Express

ベリフィケーション・メソドロジ・マニュアル―SystemVerilogでLSI機能検証プロセスを徹底改善 (Design Wave Advanceシリーズ)