2007年9月26日、ケイデンスは、ルネサステクノロジが、45nm以降の次世代設計フローの一部として、ケイデンスのSSTAテクノロジを採用したことを発表した。※SSTA:statistical static timing analysis  プレスリリース

KARMA-EDA2007-09-27


ルネサスが採用したケイデンスのSSTAは、「Encounter Timing System」 及び「SoC Encounter」の一部として提供される機能で、1回の実行でプロセス・パラメータのばらつきを高精度に把握。プロセスのばらつきが遅延やリーク電流に与える影響も正確に解析することができる。

発表によるとルネサスは、9か月にわたってあらゆる市販SSTAソリューションを評価。設定した包括的な評価基準において、最も高得点を獲得したケイデンスのEncounter SSTAテクノロジを採用した。

SSTAツールは、まだデファクトツールが存在しない「これから」のツールで大手以外にも複数のEDAベンチャーがソリューションを提供中。各製品それぞれ特徴を持っているが、ケイデンスのSSTAテクノロジは、インプリメンテーションフローとの連携性や精度の高い包括的な解析機能をアピールポイントとしている。ちなみにここ最近、マルチスレッド化によって処理速度とキャパシティの向上を目指すSSTAツールが幾つか出てきているが、ケイデンスのSSTAは未だマルチスレッドには対応していない。

※「Encounter Timing System」 及び「SoC Encounter」に関する詳細は、日本ケイデンス・デザイン・システムズにお問い合わせ下さい。

※記事提供:EDA Express

Statistical Analysis and Optimization for VLSI:  Timing and Power (Integrated Circuits and Systems)

Statistical Analysis and Optimization for VLSI: Timing and Power (Integrated Circuits and Systems)