全てはSystemVerilogユーザーのために！ケイデンスとメンター異例の協力体制が目指すもの〜Open Verification Methodology続報

2007年8月17日、ケイデンスとメンター・グラフィックスは、共同でSystemVerilogベースの検証メソドロジ「OVM：Open Verification Methodology」の立ち上げを発表。業界としては異例と言える両社のコラボレーションは、フロントエンド設計者のみならず、業界関係者を驚かせた。

2007年Q3から限定公開が開始されるという話題の検証メソドロジ「OVM：Open Verification Methodology」の詳細について、日本ケイデンスの後藤氏ならびにメンター・グラフィックス・ジャパンの三橋氏に聞いた。

■そもそも今回「OVM」の開発に向けて両社が協力するに至った経緯、そしてその狙いを教えて下さい。

「話としては昨年からOVMの立ち上げが両社で協議されていたが、実際の開発が始まったのは今年から。現在その作業はUSで急ピッチで進められている。」、「狙いは何よりも業界におけるSystemVerilogの普及にあり、普及を阻害している一つの要因と言える複数の検証メソドロジを統合しようという事で両社が協力するに至った。」（三橋氏）

■SystemVerilogは、機能検証の世界では国内・海外共にかなり普及が進んでいるというイメージが有りますが？

「利用者が広がっているのは確かだと思うが、未だ先進的なイノベーターが中心でアーリーアダプターが使い出すような状況には至っていない。」、「より多くの設計者にSystemVerilogを利用してもらうためのは、誰もが利用できるもっと使い易い環境を我々EDAベンダが提供していかなければならない。」（後藤氏）
※イノベーター：革新的採用者、アーリーアダプター：初期採用者、いずれもマーケティング用語

■SystemVerilogベースの検証メソドロジは、ケイデンス、メンター、シノプシスと大手各社がそれぞれ独自のものを提唱されていましたが？

「EDAベンダとしては、自社のシミュレーターで自社のメソドロジを使って検証してもらうに越した事は無いが、実際の検証現場、すなわちユーザーの立場を考えた場合、EDAベンダごとに複数の検証メソドロジが存在する事はメリットよりもデメリットの方が多い。」（三橋氏）

■デメリットとは具体的にどのような事でしょうか？

「まず、メソドロジの評価自体がとても難しい。SystemVerilogベースの検証手法を導入しようと思っても、ユーザーは、それぞれの検証メソドロジを評価する訳にはいかない。」、「また、特定のメソドロジを採用したとしても、同一企業内で様々なシミュレーターが利用されているケースも多く、他のシミュレーターでは検証データが移植出来ない、作成した検証IPが再利用できないという事が起きてしまう。環境の違う他社との共同作業や異なる拠点間での分業が当たり前となりつつある現在、そういった問題は無視できない。」（三橋氏）

「そのような問題を解消するためには、EDAベンダ固有のメソドロジではなく、誰もが利用可能でインターオペラビリティ（相互運用性）の高いメソドロジが必要で、実際にユーザーもそれを求めている。」（後藤氏）

■今回のOVMにはシノプシスは参画していませんが？　どうしてですか？

「他社の考えについては分からないが、統合されたメソドロジの確立を呼びかけた結果、ケイデンスとメンターの2社が協力する形となった。」（三橋氏）

■結局ユーザーは、OVMとVMMという2つの検証メソドロジを使っているシミュレーターで選ぶ事になってしまうのですか？

「それは違う。OVMは独自拡張を行わず、SystemVerilog（IEEE 1800）に完全に準拠しているので、SystemVerilogをサポートしているシミュレーターであれば、どの製品であろうと理論上は動作する。」、「つまり、ユーザーの環境（シミュレーター）を選ばないという点がOVMの最大の特徴であり、SystmVerilog本来の目的に則した検証メソドロジと言える。」（後藤氏）

「現在、OVMの開発にSystemVerilogの標準化チームのメンバーが複数名関わっているが、彼らは元々OVMのようなオープンなメソドロジを作る事を目指し、SystemVerilogの標準化を進めていたと聞いている。」（三橋氏）

■OVMとして提供される具体的な中身について教えて下さい。

「基本的には、SystemVerilog準拠のOVMクラスライブラリ、そしてメソドロジとしての各種ドキュメントやサンプルコードが提供される。ユーザーはそれを用いて再利用性の高い検証IPや相互運用可能な検証環境を作ることができる。」、「当然、ケイデンスのURM、メンターのAVMとコンパチで、両メソドロジに備えられていたシステムレベル言語SystemCとのインタフェースも保持されている。」（後藤氏）

■今回、OVMライブラリは、EDA業界では珍しくApatchライセンスの下、オープンソースで公開されるようですが？

「それについては、両者間で色々な議論が有った。しかし、最終的にはSystemVerilogの普及とOVMベースの様々なソリューションが流通し易い形を重視し、ライセンスとしての縛りが緩いApatch2.0の下で配布することに決めた。Apatchライセンスであれば再配布の際にソースコードを開示する必要も無く、様々な形でサードパーティが商用利用できる。これはOVMの普及にとって非常に大きい。ちなみにメンターのAVMも同様にApatchライセンスにて配布していた。」（三橋氏）

■OVMに関する発表の後のユーザーの反応はいかがですか？

「早速エンドユーザーから様々な反応が寄せられているが、それ以上に検証系のサービスを提供するサードパーティのレスポンスがかなり目立っている。」（三橋氏）

「一部のユーザーは、URMとOVMの互換性について心配しているようだが、URMであってもAVMであってもそのままOVMへ移行できるのでご安心下さいと伝えている。」（後藤氏）

■最後にOVMに関する今後の予定をお聞かせ下さい。

「今年のQ3から先行ユーザーへの限定公開を開始し、Q4には専用のWebサイトを立ち上げWeb上での一般公開を目指している。また、2008年度には追加機能の実装も計画されている。」（三橋氏）

「セミナー開催や書籍出版などの具体的な話は未だ出てきていないが、いずれはそういった動きも出てくるはず。ケイデンスとメンターに限らず、サードパーティによる積極的な活動にも期待している。」

以上、EDA業界においてはこれまでも、そして現在も言語や規格の標準化で様々な勢力争いが繰り広げられているが、今回の両氏のインタビューを通じて、ことOVMに関してはそれら政治的な争いとは違う「ユーザー重視」の視点を感じる事ができた。

OVMについては、未だその全容が明らかにされた訳ではなく、果たしてそれが「使える」検証メソドロジとしてどの程度普及するかは未知数であるが、オープンかつ相互運用性を重視したその開発コンセプトは、ユーザーにとっては喜ばしいものであり評価に値すると言える。

OVMが単なる「打ち上げ花火」に終わる事が無いよう、今後の両社の努力に期待したい。

※OVM：Open Verification Methodologyに関する詳細は、日本ケイデンス・デザイン・システムズ社またはメンター・グラフィックス・ジャパン株式会社にお問い合わせ下さい。

日本ケイデンス・デザイン・システムズ社
メンター・グラフィックス・ジャパン株式会社
※記事提供：EDA Express

Hardware Verification with System Verilog: An Object-Oriented Framework

Verilog and SystemVerilog Gotchas: 101 Common Coding Errors and How to Avoid Them