2007年5月24日、日本ケイデンスは、新横浜本社のセミナールームで「Low-Powerソリューション・セミナー2007」を開催。10時〜17時までのセミナーに100名近くの参加者が集まった。
セミナーは、前半が標準化活動、活用事例紹介など、「CPF」を取り巻く最新状況の紹介。後半は、「CPF」の概要説明及びケイデンスのLowPowerソリューションの詳細説明という形で進められた。
オープニングの講演を担当したケイデンスの米国本社、Industrial AlliancesJan、Senior Vice PresidentのJan Willis氏は、「LowPowerは重要な課題であると同時にチャンスでもある」と語り、それに向けたケイデンスならびにPFI(Power Forward Initiative)の活動とPowerフォーマット「CPF」の有用性を紹介。「CPF」を用いた各社の事例発表へと繋いだ。
今回、セミナーで事例として紹介されたのは、Freescale、ARC、NXP、ARM、NECエレクトロニクス、富士通、STARCの計7社の活動で、各内容はコンパクトながらもPowerフォーマット関連でこれだけ多様な事例紹介は恐らく国内初。中でも「CPFをサポートする各社からのメッセージ」と題された国内ユーザー3社の発表は、国内における「CPF」の先行性を印象付けるものであった。
NECエレクトロニクス、基盤技術開発事業本部の齋藤 敏幸氏によると、同社はHigh-Kを採用した55nmプロセスをベースにした低消費電力ソリューションに注力しており、現在、CPFベースの低電力設計環境の実現に取り組んでいる最中。齋藤氏は、CPFの利点として、電源制御系の記述の容易さ、インプリメントの効率アップの2点を挙げる一方、「Power関連の記述が出来てもそのアイデアを出すのは設計者」とし、現時点で低電力LSIの自動合成や高精度のPower見積りなどを期待すべきではないと語った。
STARC（?半導体理工学研究センター）、開発第1部の西口 信行氏は、先日発表した低消費電力設計向けリファレンスフロー「PRIDE」バージョン1.5における、CPFの評価結果を紹介。CPFを用いる事によって、低消費電力化の可能性を容易に探索可能となり、その結果、RTL設計〜フロアプラン完了までの作業工数を27％削減する事に成功（従来手法での予想工数との比較）。同リファレンスフローをリリースする10月までには、工数50％減を目指しているという。
富士通は、コストダウン効果の高いローパワーASICの提供を目指し、早い段階からPFI(Power Forward
Initiative)に参加。電子デバイス事業本部の山口 悟氏によると、同社は既にCPFに対応するRTL〜GDS-IIまでの一貫したソリューションを実現しており、2007年7月より顧客向けサービスの提供を開始する予定。具体的には、コンサルティング、設計サポートという形で顧客と一緒になって、RTL修正を行わないCPFベースの低消費電力設計を進めていく予定だという。
※ケイデンスのLowPowerソリューションに関する詳細は、日本ケイデンス・デザイン・システムズ社にお問い合わせ下さい。
※記事提供：EDA Express
