東芝、45nm以降の製造ばらつき制御にメンターの「Calibre DFM Platform」を採用

EDA関連ニュース

2008年5月20日、メンター・グラフィックスは、東芝が45nm以降の製造ばらつきを制御するためのデバイス抽出フローに「Calibre DFM Platform」を採用したことを発表した。

プレスリリース：http://mentorg.co.jp/news/2008/080520.html

メンターの発表によると、東芝は、製造ばらつきの問題対処に向けて、45nm以降のノードで顕著となる各種効果を正確に反映した、より高精度なトランジスタ・モデルを提供できる、リソグラフィ・フローと統合された体系的な先端デバイス抽出フローの開発を目指しており、今回その主要な技術としてメンターの「Calibre DFM Platform」を採用。その高い精度と東芝のフロー全体との親和性が評価された。

東芝の松岡　史倫氏（セミコンダクター社、システムLSI事業部、システムLSIデバイス技術開発部、部長）は、「先端プロセスノードにおいて競争力を維持するためには、製造ばらつきを最小化するために設計段階で対策を講じることが非常に重要。」とコメントしている。

「Calibre DFM Platform」は、「Calibre LFD」と「Calibre LVS機能」の組み合わされたソリューションで、実際のシリコン性能をより正確に反映した高精度な結果を生成し、SPICEシミュレーションの精度を向上させることができる。

※メンター・グラフィックス・ジャパン株式会社
※記事提供：EDA Express