デナリと東京エレクトロンデバイスがVirtex-5向けDFI準拠の「DDR2 PHYデザイン」を共同開発
2007年9月20日、メモリIPをはじめ各種標準インタフェースの設計および検証ソリューションを提供する、米デナリ・ソフトウェアと半導体技術商社の東京エレクトロンデバイスは、DFIに準拠したVirtex-5上で動作する「DDR2 SDRAM PHYデザイン」を共同開発し、販売を開始することを発表した。※DFI：DDR PHY Interface プレスリリース（TED）
DFIは、デナリが中心となり半導体関連業界各社の協力によって策定した、DDRメモリコントローラとPHYの標準インタフェースで、今回両社が開発した「DDR2 SDRAM PHYデザイン」を用いる事で高速DDR2インタフェースを用いたLSIの開発工数を大幅に削減可能。具体的には、DDR2コントローラを含んだASICデザインのプロトタイピングやFPGAデザインのASIC化などが非常に容易となる。
デナリと東京エレクトロンデバイスの両社は、今回共同開発した「DDR2 SDRAM PHYデザイン」の他に従来製品としてメモリコントローラ設計IP「Databahn」、「Virtex-5マルチ・アプリケーション評価プラットフォーム(TB-5V-LX110/220/330-DDR2)」をそれぞれ提供しており、それら製品を組み合わせて活用することにより、より設計効率を高める事ができるとしている。
尚、デナリは先日もDFI準拠のIPマクロを富士通と共同開発した事を発表したばかり。
※関連ニュース：デナリと富士通がDDR PHY Interface仕様「DFI」に準拠したIPマクロを共同開発
※Virtex-5向け「DDR2 SDRAM PHYデザイン」に関する詳細は、デナリソフトウェア株式会社または東京エレクトロンデバイス株式会社にお問い合わせ下さい。
