デナリと富士通がDDR PHY Interface仕様「DFI」に準拠したIPマクロを共同開発

2007年9月19日、メモリIPをはじめ各種標準インタフェースの設計および検証ソリューションを提供する、米デナリ・ソフトウェアは、今年1月に公開したDDR PHY Interface（DFI）仕様バージョン1.0に準拠したDDR PHY 物理層のIPマクロを富士通と共同開発した事を発表した。プレスリリース

DFI仕様は、デナリが中心となり半導体関連業界各社の協力によって策定した、メモリコントローラーロジックとPHYインターフェース間のインターフェース･プロトコルを定義したもので、DFI仕様を用いる事でDDRコントローラーのロジック設計から、プロセスへの依存度が高いDDR PHYの設計を分離することが可能。ASICメーカーの用意する物理層がDFI仕様に準拠していれば、設計者はPHYインターフェースを気にする事無くDDRコントローラーのロジックを設計することが出来る。

今回デナリと富士通および富士通VLSIが開発したDDR PHYマクロは、富士通が、富士通の90nm以降の先端プロセス･テクノロジーを利用する顧客に提供するもので、今後は90nm以前の世代についても同様のIPマクロを提供する予定。

尚、別途デナリが製品として提供しているDDRメモリー・コントローラのIPコア「Databahn」は、既に今回開発したDDR PHYマクロとの接続検証を完了済み。多数の実績を持つ「Databahn」を利用すれば、より大幅なTAT短縮を実現できる。

※共同開発されたDDR PHYマクロの提供予定は以下の通り。

・DDR1（最大通信速度400Mbps）対応DDR PHYマクロ：2007年9月末より提供開始
・DDR2（通信速度400Mbps以上）対応DDR PHYマクロ：2007年11月末より提供開始

※DDR PHYマクロに関する詳細は富士通株式会社またはデナリソフトウェア株式会社までお問い合わせ下さい。

DDR PHY Interface公式サイト
富士通株式会社　　　　
デナリソフトウェア株式会社
富士通VLSI株式会社
※記事提供：EDA Express