メンターの検証ソリューションがパワーアップ〜新エミュレーター「Veloce」を発売、「0-in」、「Questa」も機能強化
2007年5月17日、メンター・グラフィックス社は、新たなハードウェア支援検証プラットフォーム「Veloce」ファミリの発売を発表した。プレスリリース
「Veloce」ファミリは、メンターのハードウェアベース検証環境としては第5世代にあたる製品で、新しく開発された Emulation-on-Chipアーキテクチャをベースに業界最高速の検証速度を自負する。
製品はマルチユーザー対応で組み込みシステム検証にも利用できる「Veloce Trio」、シングルユーザー向けの「Veloce Solo」、マルチユーザー対応で大規模デザイン向けの「Veloce Quattro」の3種類で構成されており、「Veloce Trio」、「Veloce Solo」は1600万ASICゲート、「Veloce Quattro」は、最大1億2800万ASICゲートまでのデザインに対応する。
いずれの製品も、Accelleraの第3世代Standard「Co-Emulation Modeling Interface (SCE-MI 2.0)」に準拠した、SystemVerilog DPI（Direct Programming Interface）に基づいて構築されており、最速のシミュレーターの最大1000倍、メガヘルツ・クラスの検証速度を実現。新しいEmulation-on-Chipアーキテクチャは、1時間に1500万RTLゲート規模相当の高速なコンパイル能力を持つという。
メンターは、高性能トランザクションベース・アクセラレーション分野における「Veloce」の先進性を強調。発表では既に「Veloce」で実績を上げている先行ユーザーからの高い評価も紹介されている。
また、メンターは「Veloce」の発表と前後して、「0-In」製品群と機能検証プラットフォーム「Questa」のバージョンを発表。
「0-In」製品では、「0-In CDC（Clock Domain Crossing）」のパフォーマンス、キャパシティ、GUI機能が強化・改善されたほか、フォーマル検証ツールが複数の非同期クロックデザインに対応。そのキャパシティが2〜10倍拡張された。
機能検証環境「Questa」の方は、低消費電力設計対応と検証管理機能、デバッグ機能が強化され、低消費電力設計対応ではAccelleraのUPF（Unified Power Format）サポートによって、低消費電力化の設計意図をRTLを書き換えることなく指定し、消費電力制御ロジックをRTLで検証する事が可能となった。
メンターは、その他にも各種検証ツールのデータを統合する「Unified Coverage Database (UCDB) 」の構築や、オープンソースの検証メソドロジ「Advanced Verification Methodology（AVM）」の拡張など、検証ソリューションの強化を積極的に進めており、論理シミュレータ「ModelSim」を中心とした旧来の検証ソリューションから次のステージへと完全に移行している。
※「Veloce」、「0-in」、「Questa」に関する詳細は、メンター・グラフィックス・ジャパン株式会社にお問い合わせ下さい。
※記事提供：EDA Express
