2007年3月27日、シノプシスは、ルネサステクノロジが社内のSoC設計フローに配置配線ツール「IC Compiler」を採用した事を発表した。プレスリリース（英文）

発表によるとルネサスは、0.13μｍ、350万ゲート以上、5つの機能モードを持つコンシューマ・デザインを用いて「IC Compiler」のあらゆるオプション機能を評価。

その結果、「XPSテクノロジ」を核とした優れたマルチモード最適化機能が、異なる機能モードの全てのタイミングをコンカレントに最適化し、クロックスピードを向上すると同時に回路面積も削減できる事を確認。
複数モードにおけるタイミングの最適化というニーズを満たし、設計時間を短縮できる最適な製品として「IC Compiler」の採用を決定した。　※XPS：Extended Physical Synthesis

尚、ルネサスは、主流製品となるコンシューマ・デザインを最適化（＝高性能化）できる「IC Compiler」の能力とその価値を高く評価。その統合された配置配線環境が、複数モードのデザインに限らず単一モードのデザインにおいても有効である事を確認したという。

※記事提供：EDA Express

ESL Design and Verification: A Prescription for Electronic System Level Methodology (Systems on Silicon)