米Aldec社、マルチ言語対応の論理シミュレータ「Riviera」の64ビット版をリリース

2007年3月5日、論理シミュレータ他、各種ASIC/FPGA設計ツールを手掛ける米Aldec社は、マルチ言語対応の論理シミュレータ「Riviera」の64ビット版をリリースした。プレスリリース（英文）

「Riviera」は、Verilog、VHDL、SystemC、SystemVerilogに対応する論理シミュレータで性能は大手製品以上、価格は半分以下というのがセールストーク。実際に、低価格ながら高速･高精度なシミュレーションを実現できるツールとして、大手デザインセンターなどでも重宝されている。

今回Aldecは、顧客からのリクエストに応じる形で64ビットデザインのシミュレーションをサポート。その他にも最新バージョンの「Riviera 2007.02」では、RTLおよびゲートレベルシミュレーションの高速化（1.5〜2倍）やカバレッジ（VHDL/Verilog）、PSLアサーション・サポート（VHDL/Verilogブロック）、グラフィカルなデバッグツールなど機能追加も施されているという。

尚、製品は既に出荷が開始されており、無償評価版のダウンロードサービスも行われている。日本国内では、ソリトンシステムズ株式会社が代理店として販売及び技術サポートを行っている。

※記事提供：EDA Express

VHDLによるマイクロプロセッサ設計入門―パソコンによるシミュレーションから論理合成、配置配線まで (Design Wave Booksシリーズ)