2010-01-26から1日間の記事一覧

NECエレ、40nmプロセス設計環境をケイデンスのインプリメントツールで構築

EDA関連ニュース

http://www.eda-express.com/2010/01/nec40nm.htmlベリフィケーション・メソドロジ・マニュアル―SystemVerilogでLSI機能検証プロセスを徹底改善 (Design Wave Advanceシリーズ)作者: Janick Bergeron,Alan Hunter,Eduard Cerny,Andrew Nightingale,STARC,ARM…

メンターの高位合成ツール「Catapult C Synthesis」がSystemC合成をサポート

EDA関連ニュース

http://www.eda-express.com/2010/01/catapult-c-synthesissystemc.html

パワー解析ソリューションのアパッチ、2009年Q4の売上が過去最高を記録

EDA関連ニュース

http://www.eda-express.com/2010/01/2009q4.html

2010年1月25日、シノプシスは、東芝情報システムが低電力チップデザインの検証で検証メソドロジ「VMM-LP」を標準化した事を発表した。

EDA関連ニュース

http://www.eda-express.com/2010/01/vmm-lp.html